解决下一代高级包装光刻过程的挑战

博客|2022年5月3日

在微电子制造的世界中，连接集成电路（IC）模具与印刷电路板（PCB）的过程称为半导体包装。传统上，ICS及其包装之间使用的互连方法是电线粘结。但是，对于更先进的技术节点，已经使用了包括高级包装技术的其他互连方法。这些技术包括Cu Bump，扇形晶圆级包装（FIWLP），风扇外晶片级包装（FOWLP），2.5D插入器和使用混合键合的3D堆叠。所有这些方法旨在适应越来越高的互连密度。

直到最近，电线粘结都占据了包装市场。但是，随着半导体节点继续缩小，电线粘结不能提供足够高的互连密度，这转化为较慢的数据速度速度。结果，先进的包装技术有望从传统方法到包装占据一定的市场份额。分析师预测，在未来五年中，高级包装市场将以8％的复合年增长率（CAGR）增长。

诸如人工智能（AI），5G网络和高性能计算（HPC）等应用程序正在生产雪崩数据，预计将以指数率增长。在接下来的五年中，互连密度将继续增加，跨越包括FIWLP，FOWLP，基板，2.5D，2.5D，3D和系统集成的高级包装平台的功能要求更高。图2分解了I/O密度，线/空间和凸起音高的要求，以及基于应用的重新分布层的数量。

这些要求影响了用于创建高级包装结构的包装技术。特别是，光刻和相关的湿过程在内，包括蚀刻剂和光孔条在整个过程中都面临着从颠簸，支柱和RDL到通过硅VIA（TSV），插入器和混合键合的挑战。

高级包装光刻挑战
随着特征尺寸的收缩以匹配传入的IC节点

随着粉丝范围的面板级包装（FOPLP）和Chiplet集成的引入，包装尺寸越来越大。标线尺寸并不总是足以捕获整个图像，因此必须单独捕获图像并将其缝合在一起。当今的FOPLP和Chiplet包装尺寸从15x15mm到20x20mm不等。就目前而言，没有针对面板尺寸或chiplet型号的标准。因此，灵活性是关键。

高级包装光刻解决方案

处理高级包装光刻挑战的广度和深度需要一个足够灵活的系统来处理I线和宽带处理。这样，它可以成本效益地支持从2µm/2µm线/空间（L/s）的领先边缘到后边缘到后边缘的分辨率，到以数十万微米的L/s进行测量的后端。

前沿过程通常以I线模式运行，以改善分辨率。但是，抵抗材料增加了该过程的成本，因此使用GHI模式更好地运行了更具成本敏感的尾随过程。

这需要一个宽带兼容的光源，可以将照明带从350nm到430-440nm。这样它可以捕捉更多的能量。结果是较高的吞吐量和更好的厚度和薄的过程控制。此外，为了满足各种设备和需求，工具对工具匹配对于实现高收率至关重要。

结论
在Veeco，由于在我们的工具中构建的灵活解决方案，我们将继续领导高级包装光刻的市场。我们的系统具有1X光学元件和低数值光圈，可提供较大的焦点，从而扩展了过程窗口。我们提供68mm x 26mm和61mm x 33mm场尺寸选项，以解决各种包装尺寸而不牺牲生产力。宽带和I线模式支持复杂的产品组合，宽带照明支持最佳的所有权和灵活性。此外，我们提供了一套专门设计的湿加工工具，以应对下一代高级包装过程流动的挑战。单击此处以了解有关Veeco高级包装产品的更多信息。